Diseño y simulación de filtro IIR Butterworth sobre FPGA

Muñoz Canales, Ricardo Alonso

dc.contributor.author	Muñoz Canales, Ricardo Alonso
dc.date.accessioned	2016-04-08T09:24:30Z
dc.date.available	2016-04-08T09:24:30Z
dc.date.issued	2015
dc.identifier.uri	http://repositorio.uch.edu.pe/handle/uch/56	es_ES
dc.description	Presentado en el XXII Congreso Internacional de Ingeniería Eléctrica, Electrónica, Telecomunicaciones y Computación – INTERCON 2015, Ciudad de Huancayo del 03 al 07 de agosto.	es_ES
dc.description.abstract	En el Perú los filtros digitales se emplean mayormente sobre sistemas de cómputo y su aplicación sobre software de simulación de alto nivel y escasamente sobre hardware como son el micro-controlador o FPGA. Se presenta en este artículo el diseño un filtro rechaza banda entre las frecuencias de 330 y 400 Hz, el cual emplea 20 coeficientes, inviabilizando su implementación en un microcontrolador para las operaciones próximas a tiempo real, por ella se diseñan otras 2 etapas de procesos digitales en FPGA con un módulo de comunicación serial USART basado en el diseño de este último en máquinas de once estados.	es_ES
dc.language.iso	spa	es_ES
dc.publisher	Universidad de Ciencias y Humanidades	es_ES
dc.rights	info:eu-repo/semantics/openAccess	es_ES
dc.rights.uri	http://creativecommons.org/licenses/by-nc-nd/2.5/pe	en_PE
dc.source	UNIVERSIDAD DE CIENCIAS Y HUMANIDADES	es_ES
dc.source	Repositorio Institucional - UCH	es_ES
dc.subject	Procesamiento digital de señales	es_ES
dc.subject	Diseño y simulación de filtro	es_ES
dc.title	Diseño y simulación de filtro IIR Butterworth sobre FPGA	es_ES
dc.type	info:eu-repo/semantics/conferenceObject	es_ES